芯片突破 · 进化解读
IBM 发布全球首个 0.7 纳米芯片，指甲盖塞进近千亿晶体管
6 月 25 日发布，节点命名 0.7 纳米（7 埃），密度约为 4 年前 2nm 芯片的两倍。核心是一套把晶体管垂直堆叠的新架构 nanostack。
⬡ 半导体里程碑 · 2026
0.7nm
全球首个 sub-1 纳米逻辑芯片
40 多年来，芯片靠把晶体管越做越小往前走，如今尺寸已逼近单个原子。这是第一次跨到 1 纳米以下，而 IBM 用的办法不是继续缩小，是把晶体管竖着叠起来。
近 1000 亿指甲盖大小芯片上的晶体管
≈ 2 倍密度对比 4 年前的 2nm
+50% / +70%性能 或 能效（相对 2nm，预测）
速览
- IBM 发布全球首个 sub-1nm 芯片技术，节点命名 0.7 纳米（7 埃），指甲盖大小集成近千亿晶体管，密度约为 2021 年 2nm 芯片的两倍。
- 核心创新是新晶体管架构 nanostack：不再靠缩小平面尺寸，而是把晶体管 3D 垂直堆叠、错位排布，业界第一个三维 nanosheet 架构。
- 三个关键手段：往上叠＋错位、3D 顺序集成、每层用不同材料独立优化。
- 已通过功能性 CMOS 反相器等实验验证可制造；性能 +50% 或能效 +70% 是相对 2nm 的预测值、且二选一。
- 瞄准生成式 AI、云基础设施和下一代终端设备；IBM 称最快 5 年量产，路线图看至少十年微缩。
⚑
内容据 IBM 官方新闻稿整理解读。其中性能、能效、量产时间为 IBM 给出的预测值，尚未量产实测。
01
要懂它的创新，先看这道坎有多难
跨过 1 纳米之所以是里程碑，是因为老路真的快走不下去了。几十年来，芯片提升性能的办法一直很直接：把晶体管做得更小，同一块芯片上就能塞下更多，算力和能效跟着往上走。问题是，晶体管尺寸如今已经逼近单个原子的量级，平面上继续缩小越来越接近物理极限，这条「再缩小」的老路快走到头了。
IBM 这次没有沿老路硬挤，而是换了一个维度：不在平面上挤，往垂直方向叠。下面这张图，点四步看它怎么把同样面积的晶体管数量翻上去。
老办法：晶体管在同一个平面上铺开，要更多就只能各自缩得更小。可现在已经撞到「原子墙」，没多少空间再缩了。
nanostack 的第一招：往上叠，还错开排。在原来那层之上再叠一层晶体管，并让上下层错位（IBM 叫 staggered，错位沟道），占地不变就多塞一倍。
第二招：每层换不同材料。上层这批晶体管可以用和下层不一样的材料，各挑最适合自己的，独立优化性能和功耗，互不迁就，这是平面架构给不了的。
结果：同样指甲盖大小，塞进近千亿个晶体管，密度约为 2021 年 2nm 芯片的两倍。